في حين تم الإبلاغ عن أن SOCs Core Ultra 200V من Intel “Lunar Lake” مع ذاكرة على الحزم تم تصميمها أنها تصميم لمرة واحدة ، إلى جانب الذاكرة المتكاملة ، كان من الملاحظ أيضًا أن تكون تصميمًا أساسيًا هجينًا أثناء عدم وجود دعم Hyper Threading (HT / SMT). يبدو أن فكرة وحدات المعالجة المركزية P/E Core Hybrid بدون SMT ستستمر مع ما زالوا مهندسي برامج Intel يستكشفون جدولة إدراك الطاقة (eAs) حول مثل هذه التخطيطات.
كما أبلغت لأول مرة في العام الماضي ، كان مهندسو Intel يستكشفون جدولة Linux’s Energy Aways لسائق P-State الخاص بهم للاستفادة من Lunar Lake. وُلدت EAS من جهود ARM الكبيرة. وقد أظهرت جهود ARM وتكييف رمز المصدر المفتوح لمعالجات Intel الفائدة المحتملة للمعالجات الأساسية التي تفتقر إلى SMT/HT.
لقد مرت بضعة أشهر منذ ذلك الحين الجولة السابقة من بقع intel p-state eas في حين أن خارج اليوم عبارة عن سلسلة جديدة تخرجت أيضًا من مرحلة “طلب التعليقات”. لا يزال Intel Engineer و Linux PM/ACPI Rafael Wysocki يطلبان من مجتمع Linux إجراء المزيد من الاختبارات على هذه التصحيحات ولكن الأمور تبحث على الأقل. علق Wysocki على بقع اليوم:
“هذه نسخة جديدة من
https://lore.kernel.org/linux-pm/(البريد الإلكتروني محمي)/
التي لا تعتبر RFC بعد الآن. يبدو أنه أفضل من
https://lore.kernel.org/linux-pm/(البريد الإلكتروني محمي)/
ولكن لا يزال يتطلب المزيد من الاختبارات ، لذلك أقدر أي مساعدة هنا.
الفقرة التالية من خطاب الغلاف الأصلي لا تزال تنطبق:
“الملاحظة الأساسية هي أنه على المنصات التي تستهدف هذه التغييرات ، البحيرة القمرية في وقت كتابة هذا التقرير ، فإن وحدة المعالجة المركزية” الصغيرة “(الإلكترونية) ، عند تشغيلها على نفس مستوى الأداء ، تكون دائمًا أكثر فعالية في الطاقة ، حيث يتم تشغيل” التكلفة الكبيرة “أو” الأداء “، مما يعني أن هناك ما يكفي من المعالجة المسبقة في الأداء ، حيث يكون هناك ما يكفي من المعتاد في تشغيله ، وهو ما يتصل به الصلة ، وهو ما يكفي من المتصلات في متصل ، وهو ما يتصل به الصلة ، وهو ما يتصل به الصلة ، وهو ما يتصل به الصلة. أدنى.”
تم تحديث التصحيحات الثلاثة الأولى منذ V0.3 وتعتمد الآن على مادة CPUFREQ الجديدة في Linux-Next.
تمت مراجعة التصحيحتين التاليتين (تغييرات رمز طراز الطاقة) في هذه الأثناء ، ولكن هناك حاجة فقط للتصحيحات الثلاثة الأخيرة.
التصحيح (6/8) هو نفسه كما كان من قبل. إنه يتسبب في تسجيل مجالات Perf في وحدة المعالجة المركزية ، بالإضافة إلى مكون التكلفة الأساسي ، والذي يرتبط بنوع وحدة المعالجة المركزية ، هناك مكون صغير يتناسب مع الأداء الذي يتمثل دوره في تحقيق التوازن بين الحمل بين وحدات المعالجة المركزية من نفس النوع.
يتم ذلك لتجنب ترحيل المهام أكثر من اللازم بين وحدات المعالجة المركزية من نفس النوع ، وخاصة بين النورات الإلكترونية … “
سنرى أين سلسلة التصحيح الجديدة ينتهي الأمر ، وإذا أثبتت ذلك مفيدًا لدمج دعم جدولة إدراك الطاقة هذا لوحدة المعالجة المركزية Intel Hybrid بدون SMT.
اترك تعليقاً